法人別リリース

Efinix®Sapphire SoC への実装用１ステージ/２ステージ Trinita RISC-Vコアの無償評価版を公開

ウーノラボ — Tue, 04 Apr 2023 11:00:00 +0900

2023年4月4日
https://www.unolabo.co.jp/
株式会社ウーノラボ（東京都渋谷区）は、
低消費電力・リコンフィギュラブル・高性能なメインストリーム市場向け FPGA プラットフォームを提供するEfinix社エフィニックス (Efinix) (efinixinc.com) のRISC-V SoCであるSapphire SoCに
自社特許技術を使用した１ステージ・２ステージ Trinita RISC-Vコア(RV32IM)を実装し、電力効率を追求しています。

これらの成果について、RISC-V Days Tokyo 2022 SpringにてEfinix社と共同発表を行い、
この度、GitHub上で、無償評価版１ステージ・２ステージ Trinita RISC-Vコア（Trion® FPGA /Titanium FPGA 対応）を公開しました。
※無償評価版は暗号化＋１時間の使用制限付き

今後は、Efinix社 Edge Vision SoC 対応版の公開も予定しています。

●ウーノラボ GitHub URL
https://github.com/unolabo.

●RISC-V Days Tokyo 2022 Spring（PDF資料・プレゼン動画）
RISC-V Days Tokyo 2022 Spring | RISC-V 協会 | RISC-V Association (riscv.or.jp)

● １ステージ・２ステージ Trinita RISC-Vコアの特長
【１ステージコア（非パイプライン）】
・特許技術の使用により命令の読み出し時間を削減し、
１命令サイクルを１ステージ化して１クロックで処理可能
・条件分岐や割り込みによる処理の無駄が発生しない

【２ステージコア】
・１ステージコアを２ステージ化した電力効率重視型
・１ステージコアと同じく、命令の読み出し時間は無し

● １ステージ・２ステージ Trinita RISC-Vコアの適用例
・バッテリー交換が困難な場所で常時動作し続けることが求められる
　センサノードなどのIoT機器への組み込み
・ヘルスケア用途を始めとする様々なモニタリング機器への組み込み
・画像処理のエッジコンピューティング　

●１ステージ・２ステージ Trinita RISC-Vコアに関するお問い合わせ
当社ホームページの「Contact us」までご連絡ください
株式会社ウーノラボ | UNO Laboratories 　

　

　　

株式会社ウーノラボ -「革新ビジネスアワード2021」にて「よい仕事おこし賞」を受賞

ウーノラボ — Thu, 23 Dec 2021 10:28:00 +0900

2021年12月23日
https://www.unolabo.co.jp
株式会社ウーノラボ（東京都渋谷区：代表取締役　福島眞粧美）は、BtoBビジネスメディア「イノベーションズアイ」(革新ビジネスアワード実行委員会)主催の「革新ビジネスアワード2021」において、「ビジネス部門　よい仕事おこし賞(提供：城南信用金庫)」を受賞しました。
革新ビジネスアワード2021 | イノベーションズアイ BtoBビジネスメディア (innovations-i.com)

当社の「１ステージ化RISC-Vプロセッサ」は、独自の特許技術により「高速化の妨げとなるプログラムのダウンロード時間を削減」した高効率動作を特長とするものです。

１命令サイクルを１ステージ化し、１クロックで処理可能な「小型・低消費電力プロセッサ」として、バッテリーフリーのIoT機器への組み込みやエッジコンピューティングへの貢献を目標に、IPコア販売・FPGA受託開発を行うとともに、今後もさらなる性能向上に努めて参ります。

【革新ビジネスアワードとは】
革新ビジネスアワードは、イノベーションズアイ（革新ビジネスアワード実行委員会）が主催するビジネス表彰制度です。
イノベーションズアイの設立当初からの事業コンセプトである元気で活力ある企業を『発掘』し、メディアから『発信』し、ビジネスネットワークで企業の『発展』に繋げるを掲げ、挑戦し続ける「企業・起業家・ビジネスパーソン」を応援するため、2011年から毎年開催しています。
革新ビジネスアワード2021概要 | イノベーションズアイ BtoBビジネスメディア (innovations-i.com)

Efinix® Trion® FPGA（T20）に１ステージ化RISC-Vプロセッサを実装 - 株式会社ウーノラボ

ウーノラボ — Thu, 02 Dec 2021 11:11:00 +0900

2021年12月2日
https://www.unolabo.co.jp
株式会社ウーノラボ（東京都渋谷区、代表取締役：福島眞粧美）は、非パイプライン構造の1ステージ化RISC-Vプロセッサ（RV32IM適用）の開発を行なっております。
１ステージ化プロセッサの動作は、特許技術により1命令サイクルを1ステージ化し1クロックで処理することを特長とするものです。
分岐や割り込み処理が完了すると、次のクロックで元のプログラムに復帰するため、パイプライン処理のように読み込み済みのプログラムの破棄や再読み込みによる遅延が発生せず、エネルギー効率の高い動作を実現します。

この度ウーノラボは、低消費電力IoT機器に最適なエフィニックス Efinix® Trion® FPGA（T20、SMIC 40nm）に１ステージ化RISC-Vプロセッサを実装し、高効率動作を実証しました。
エフィニックス (Efinix) | Trion FPGA (efinixinc.com)

・動作周波数：25MHz
・DMIPS/MHz：1.44

※回路規模はEfinix®Jade SoC (5ステージのパイプライン) と同等
※回路規模の削減により、T4・T8への実装も可能

今後は、より高性能かつ低消費電力の Efinix® Titanium® FPGA（Ti60、TSMC 16nm）への実装およびベンチマークの実施を予定しております。
また、ASICやFPGAへ実装可能な、IPコアとしてのリリースに向けた準備を進めております。
エフィニックス (Efinix) | Titanium FPGA (efinixinc.com)

エナジーハーベスティングIoT機器の普及を促進する高効率な1ステージ化RISC-Vプロセッサの開発

ウーノラボ — Fri, 30 Apr 2021 13:15:25 +0900

2021年4月30日
https://www.unolabo.co.jp
株式会社ウーノラボ（東京都渋谷区代表取締役福島眞粧美）は、RISC-V（RV32IM）を適用した非パイプライン構造の1ステージ化プロセッサの開発を行なっております。
この度、1ステージ化FPGAのCPU回路効率改善により、従来の検証結果の2倍の動作周波数を達成しました。（表2）
さらに、フリップフロップで構成されたレジスタをBRAMに置き換えることで、ロジック・エレメントの使用率が大幅に減少しました。(*2)の課題を解決 ⇒（表2）

当該プロセッサは、特許技術(*1)により下図のように IFステージを削除し、１命令サイクルを１ステージ化して１クロックで処理することを特長とするものです。

【アーキテクチャの比較イメージ図】

IF(命令の読み出し)　ID(命令の解読とレジスタの読み出し)　EX(命令の実行・アドレスの計算)　
MA(メモリの読み出し・書き込み)　WB(レジスタへ実行結果の書き込み)

【Dhrystoneテスト結果】
(表１) CPU回路効率改善前＜Xilinx Artix®-7 XC7A100T-1CSG324Cで検証＞
１ステージ
非パイプライン
PMEM 16KB
DMEM 16KB
３ステージ
非パイプライン
PMEM 16KB
DMEM 16KB
３ステージ
パイプライン
PMEM 16KB
DMEM 16KB
Frequency 25MHz 25MHz 25MHz DMIPS 33.9 11.9 22.4 ※Digilent®Arty A7-100T使用（Operating frequency: 100MHz）

(表２)CPU回路効率改善後＜Xilinx Artix®-7 XC7A100T-1CSG324Cで検証＞
１ステージ
非パイプライン
PMEM 32KB
DMEM 32KB
１ステージ
非パイプライン
PMEM 64KB
DMEM 32KB
１ステージ
非パイプライン
PMEM 128KB
DMEM 32KB
Frequency 50MHz 50MHz 40MHz DMIPS 70.43 70.43 56.34 DMIPS/MHz 1.408 1.408 1.408 ※Digilent®Arty A7-100T使用（Operating frequency: 100MHz）
※FFで構成されたメモリをBRAMに置き換えた

１ステージ化アーキテクチャは、分岐や割り込み処理が完了すると次のクロックで元のプログラムに復帰するため、パイプライン・アーキテクチャのような読み込み済みのプログラムの破棄や再読み込みによる遅延は発生せず、低消費電力で高効率な動作が可能です。(*2)
さらに、回路規模が小さく並列処理にも適しており、IoT機器への組込みのみならず、画像処理を要する自動運転車やAIのエッジコンピューティングとしても効力を発揮します。

１．特許ライセンス提供とFPGAのIPコア販売について

当社は、保有する特許技術(*1)をもとに１ステージ化アーキテクチャの優位性を実証しました。
この度、当該特許技術のライセンス供与および当該特許技術を適用した１ステージ化FPGAのIPコア販売を開始します。

２． ASICへの実装と完全非同期化

１ステージ化ア－キテクチャは、既存のノイマン型コンピュータ・アーキテクチャに普遍的に応用でき、他の革新的な技術との相乗効果も望めることから、コンピューティング社会の発展に寄与するものと思われます。

今後はさらなる性能向上を目的として、クロック同期式および非同期式ASICへの実装を計画しておりますが、１ステージ化アーキテクチャを適用して非同期式ASICを設計する大きな利点は、従来の非同期式回路設計が不要で、同期式開発ツールの使用が可能ということです。

これらのASICは、LPWAを利用したセンサノードをはじめとするエナジーハーベスティングIoT機器への組込みに加えて、小型、軽量、低発熱、安定動作が求められる車載デバイス、航空宇宙デバイス、５G端末、AIなど幅広い分野への応用が期待できます。
また、非同期式では輻射ノイズが低減することからサイドチャネルアタックの抑制にもつながり、安心・安全なIoT社会の実現に貢献します。

*1   特許第4862100号　「中央演算処理装置及びマイクロコンピュータ」
　　   USA 　　 PATENT NUMBER   US 8,516,225 B2
　　   TAIWAN   PATENT NUMBER Ⅰ-389027
　　   KOREA　 PATENT NUMBER 10-1178293

*2 【A Single-Stage RISC-V Processor to Mitigate the Von Neumann Bottleneck】
　　 Published in 2019 IEEE 62nd International Midwest Symposium on Circuits and Systems (MWSCAS2019)


　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

■ 本件に関するお問い合わせ先
株式会社ウーノラボ（UNO aboratories, Ltd.）
所在地：東京都渋谷区千駄ヶ谷3丁目3番23-303号
創　  業：2017年5月29日
資本金：1500万円
代表者：代表取締役　福島　眞粧美
事業内容：FPGA、同期式/非同期式プロセッサの研究開発およびライセンシング
　　　　　AI学習システムの開発およびライセンシング
U R L     ：https://www.unolabo.co.jp
ホームページのメッセージ記入欄からご連絡をお願いいたします

以上

株式会社ウーノラボ　RISC-V財団に加入

ウーノラボ — Tue, 03 Mar 2020 12:00:00 +0900

2020/3/3
https://www.unolabo.co.jp/
株式会社ウーノラボ　RISC-V財団に加入

株式会社ウーノラボ（UNO Laboratories,Ltd.）は、RISC-V財団（RISC-VFoundation）のシルバー会員として登録されました。
https://riscv.org/members/

RISC-Vは米カリフォリニア大学バークレー校（UCB）が研究目的で開発したオープンアーキテクチャのISAであり、使用料（ライセンス料）とLSIごとのロイヤリティーが不要であることから、マイクロプロセッサの開発費を大幅に削減することができます。

小型・高速・省電力を重視して設計されたRISC-Vは、IoTエッジコンピューティングとして積極的に採択される方向にあり、現在も様々なプロセッサ開発が盛んに行われています。
IoT社会化が進むにつれてデバイスは多様化し、現状のような高額なロイヤリティーが発生するISAでは少量・多品種の開発に限界があるため、オープンアーキテクチャのRISC-Vの普及が期待されるところです。

当社は、特許技術の応用によりノイマンボトルネックを軽減する1ステージ化RISC-Vプロセッサを開発し、非パイプライン構造のRISC-Vプロセッサにて１命令を１ステージ・１クロックで処理することを可能としました。
その結果、同一周波数においては、パイプライン構造を超える高速動作・低消費電力を実現し、分岐や割り込み命令の実行による処理遅延が発生しないことも大きな特長です。

これらの成果をもとに、RISC-VによるIoTエッジコンピューティングとして、バッテリー/メンテナンスフリーのIoTデバイス開発を推進するマイクロプロセッサの実現を目指します。

■ 本件に関するお問い合わせ先
株式会社ウーノラボ（UNOLaboratories, Ltd.）
所在地：東京都渋谷区千駄ヶ谷3丁目3番23-303号
創　業： 2017年5月29日
資本金： 1000万円
代表者：代表取締役　福島　眞粧美
事業内容： FPGA、同期式・非同期式プロセッサの研究およびライセンシング
AI学習システムの開発およびライセンシング
U R L ： https://www.unolabo.co.jp

ホームページのメッセージ記入欄からご連絡をお願いいたします

以上

ノイマンボトルネック軽減のための1ステージ化RISC-Vプロセッサの開発

ウーノラボ — Fri, 30 Aug 2019 09:15:00 +0900

2019年８月３０日
国立大学法人弘前大学、株式会社ウーノラボ
弘前大学とウーノラボ
マイクロプロセッサの隘路軽減に関する研究成果を発表
国立大学法人弘前大学（本部所在地：青森県弘前市、学長：佐藤敬）と株式会社ウーノラボ（東京都渋谷区、代表取締役：福島眞粧美）は、マイクロプロセッサのボトルネックを軽減し、エネルギー効率の向上を実現した共同研究の成果を国際会議62nd IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2019) で発表しました（表題：A Single-Stage RISC-V Processor to Mitigate the Von Neumann Bottleneck）。

組込みシステムに用いられるマイクロプロセッサは、性能だけでなく低消費電力のキーとなるデバイスとなっています。特にセンサノードなどのIoT機器においては、メンテナンスフリーを実現するため超低消費電力で動作することが必要となります。マイクロプロセッサは組込みシステムの中で消費電力の割合が大きく、マイクロアーキテクチャの改善や物理設計の最適化による低消費電力化が重要な課題となっています。

弘前大学大学院理工学研究科では、組込みシステムや組込みプロセッサに関する研究、および回路解析に基づく半導体集積回路の物理設計最適化に関する研究を行っており、
国際会議をはじめ学会に成果発表の実績があります。

ウーノラボは、自社でデバイスを開発するのではなく、保有する特許技術(*1、他)をライセンスすることにより、世界中の企業に使用して頂き、未来をともに創造することを願っております。
*1 特許4862100「中央演算処理装置及びマイクロコンピュータ」

今回、弘前大学大学院理工学研究科における既発表の研究成果をもとに、ウーノラボの特許技術を用いて、現在主流となっているノイマン型コンピュータの隘路を軽減するマイクロアーキテクチャおよびその実装方法を確立し、有効性を明らかにすることを目指して共同研究を行っています。

■弘前大学大学院理工学研究科　概要
所在地：青森県弘前市文京町3
代表者：大学院理工学研究科長　佐藤　裕之
U R L    ：http://www.st.hirosaki-u.ac.jp/
概     要：弘前大学理工学部は理学と工学の融合を目指して国立大学の理工学部として平成9年に設置されました。卒業生には、多様な分野の基礎を支える理学と社会基盤を支える工学の基礎の学修を通して、変化に耐えうる発想の力と協調の力を身につけてもらうことができるよう、教育研究に取り組んでいます。

■ 株式会社ウーノラボ（UNO Laboratories, Ltd.）概要
所在地：東京都渋谷区千駄ヶ谷3丁目3番23-303号
創　  業： 2017年5月29日
資本金： 500万円
代表者：代表取締役　福島　眞粧美
U R L    ： https://www.unolabo.co.jp
事業内容： FPGA、同期式・非同期式プロセッサの研究およびライセンシング
                 AI学習システムの開発およびライセンシング

■ 本件に関するお問い合わせ先
○弘前大学
　大学院理工学研究科　金本　俊幾
　URL：https://www.eit.hirosaki-u.ac.jp/~kana/contact.html

○株式会社ウーノラボ
   代表取締役　福島　眞粧美
　URL：https://www.unolabo.co.jp

以上