◎ChelsioがTerminator 5を発表

Chelsio Communications

2013/1/23 11:45

◎ChelsioがTerminator 5を発表

AsiaNet 51881

共同JBN0066(2013.1.23)

【サニーベール(米カリフォルニア州)2013年1月23日PRN=共同JBN】イーサネット統合ワイヤアダプターとASIC事業をリードするChelsio Communications社(チェルシオコミュニケーション)は23日、高性能イーサネット・シリコン技術の5世代となるTerminator 5を発表した。Terminator 5(T5)ASICは、さまざまなプロトコルに対応するChelsioの高速ネットワーク・プロセッシング・アーキテクチャーの最新技術に基づいて製作され、業界で実証済みの設計を活用することで200以上のOEMプラットフォームに採用され、全世界で40万以上のポートが出荷されるなど幅広く使用されている。T4 ASICから2年後に発売されるT5は、アーキテクチャーを40GbEの速度に押し上げ、2015年までには100GbEへの移行の準備を整えている。

T5は高度に統合され、ハイパーバーチャル化した10/40GbEコントローラーであり、NIC、TOE、iWARP、RDMA、iSCSI、FCoE、NATなどから成る完全な統合ワイヤ・ソリューションのフルオフロードをサポートする。T5はPCIバスのみに制約を受けるものの、低レイテンシー(ハードウエア全体で1usec以下)と高帯域の両方を備えた妥協なき性能を提供する。さらに、T5は単一のTCPコネクションから数千のコネクションに至るまで、真の40ギガビット回線速度の操作に拡張可能で、ASICを介した複数の物理チャンネルにより、低レイテンシーおよび高帯域オペレーションの同時稼働を可能とする。

T5は高性能クラスタリング、ストレージ、データ・ネットワーキング向けに設計されており、ワイヤ速度でTCP/IP、UDP/IPソケット・アプリケーション、RDMAアプリケーション、SCSIアプリケーションを同時にサポートすることによって、構成の統合を実現できる。このためInfiniBandとFibreChannelアプリケーションは、標準イーサネット上で未修正かつ同時に稼働することが可能である。これによってデータセンターでは、InfiniBandないしはFibreChannelのアダプター、ケーブリング、スイッチ、ゲートウエーをそろえる必要がなくなり、大幅な経費節減になる。現在のT4のインストールにおいてソフトウエア・スイート(Linux、Windows、FBSD)一式で使用されているAPIは、T5チップおよび今後のの100Gb対応バージョンでも同じであり、これによってT4展開に投じられたソフトウエアへの投資を活用できる。

T5はSAN性能の新たなマイルストーンを達成し、従来のFibreChannel(FC)性能を超越した。T5を使用すれば、最新のFC速度の3倍以上の真の40Gb SANスループットが専用FCoEスイッチを待たなくてもオフロードされたiSCSIを通じて可能となる。T5はさらに、T4シリコンが保有する210万IOPSの現行記録よりもストレージIO性能をさらに向上するとみられている。

T5はまたイーサネット・クラスタリング性能の新たなマイルストーンも達成した。IB-FDRとT4 iWARP RDMAを最近比較したところ、T4の半分のレイテンシーと4倍の帯域があれば両者は同等であることがわかった(LAMMPS, LS-DYNA, HPL and WRF on iWARP vs InfiniBand FDR)(http://www.chelsio.com/wp-content/uploads/2011/05/Chelsio-

LAMMPS-LS-DYNA-WRF-oniWARP-v1.pdf)。このためT5はIB-FDR性能を超えるとみられている。ハードウエアによるTCP/IPオフロードが提供する信頼性のおかげで、T5 RDMAはスケーラビリティーとケーブリング、IB-FDRに起因するノイズ問題を解消する恩恵をもたらす。

低レイテンシーおよび小さなパケット処理性能にフォーカスした特別設計によって、T5は高頻度取引、その他のレイテンシーに左右されるアプリケーションの性能面においても新たなマイルストーンを樹立した。

T5は高度に統合され、業界トップの性能レベルでさまざまなプロトコルすべてで動作する能力があり、イーサネットの市場セグメントすべてに対応する豊富な機能セットを備えており、このシリコンによって、OEMはコネクティビティー・ニーズすべてを一つのベンダーに統合することが可能となる。

40Gbイーサネット市場は急成長すると予測されている。Crehan Research(http://www.crehanresearch.com/)は、40Gbイーサネット・サーバー・アダプターおよびLOMが2017年には6億ドルを超えると予測している。

Linley Group(https://www.linleygroup.com/index.php)のシニアアナリストであるボブ・ウィーラー氏は「Terminator 5 ASICはChelsioにとって重要な進展であり、既存のT4チップのオフロード、仮想化、スイッチング性能のすべてを40Gb性能レベルに引き上げる。T5の登場によって、40Gイーサネットのネットワーキング、ストレージ、クラスタリングのコンバージェンスが必ず加速されることになる」と指摘した。

▽T5アーキテクチャーの機能

T5 ASICは高度にスケーラブルでプログラマバブルなプロトコル・プロセッシング・エンジンを中核にして構築されている。オフロードされたプロトコルの大半のプロセシングは、マイクロコードで実装され、特許保有のパイプライン型データフォロー・エンジン上で動作する。パイプラインは最少のレイテンシーでパスを送受信するカットスルー・オペレーションをサポートし、トランスポート・プロセスは、TCPコネクションの数にかかわらず、小さなパケット・サイズでワイヤ速度オペレーションを実現するように設計されている。

▽T5の幾つかの主要機能

 *PCI Express v3.0 当たり8つのホスト・インターフェース

 *2つのDDR-3メモリー・インターフェース

 *4つの100M/1G/10Gないしは2つの40Gイーサネット・ポート

 *低レイテンシー、高帯域、高率のパケット処理

 *NIC/TOE/ iWARP RDMA/iSCSI/FCoE/NATオフロード

 *TOE/iWARP RDMA/iSCSI/FCoEポートツーポート、アダプターツーアダプターのフェイルオーバー

 *SR-IOV 8PF/128VF + VEPA/VEB 802.1Qbg/hオフロード仮想化

 *統合OpenFlow対応のバーチャル・イーサネット・スイッチ

 *FCoEおよびiSCSI両方のT10-DIF/DIXプロテクション・サポート

▽販売と価格

T5は45nm SOI CMOSプロセス技術で設計され、31×31mm、899 pin FCBGAにパッケージされている。顧客用サンプルは第1四半期に提供され、量産は第2四半期となる。ドライバー開発およびレファレンス設計キットは現在入手可能である。

▽Chelsio Communications社について

Chelsio社は仮想化された企業データセンター、クラウドサービス施設、クラスターコンピューティング環境向けに高性能ネットワークとストレージのチャレンジングな問題を解決することにフォーカスした大手テクノロジー会社である。第5世代のプロトコル加速技術によりChelsioは、統合ワイヤ・イーサネットネット・アダプターカード、統合ストレージ・ソフトウエア、高機能ストレージ・ゲートウエー、統合管理ソフトウエア、バイパスカード、特定アプリケーションを含む、ハードウエア、ソフトウエアのソリューションを提供できる。詳しくは http://www.chelsio.comを参照。

ソース:Chelsio Communications, Inc.

▽問い合わせ先

Tim Helms,

Chelsio Communications,

+1-408-962-3677

Chelsio Announces Terminator 5 ASIC 40 Gigabit Ethernet iWARP RDMA, iSCSI, TOE, FCoE, NIC Engine

PR51881

SUNNYVALE, Calif., Jan. 23, 2013 /PRN=KYODO JBN/ --

Chelsio Communications, Inc., a leading provider of Ethernet Unified Wire

Adapters and ASICs, today announced Terminator 5, the fifth generation of its

high performance Ethernet silicon technology.  The Terminator 5 (T5) ASIC is

built upon the latest iteration of Chelsio's protocol-rich high speed network

processing architecture, and leverages an industry-proven design, which has

been widely deployed with more than 200 OEM platform wins and more than 400,000

ports shipped worldwide. Launching two years after the T4 ASIC, the T5 moves

the architecture into 40GbE speeds, and prepares the transition to 100GbE

expected by 2015.  

T5 is a highly integrated, hyper-virtualized 10/40GbE controller with full

offload support of a complete Unified Wire solution comprising NIC, TOE, iWARP

RDMA, iSCSI, FCoE and NAT.   T5 provides no-compromise performance with both

low latency (sub 1usec through hardware) and high bandwidth, limited only by

the PCI bus. Furthermore, it scales to true 40 Gigabit line rate operation from

a single TCP connection to thousands of connections, and allows simultaneous

low latency and high bandwidth operation thanks to multiple physical channels

through the ASIC.  

Designed for high performance clustering, storage and data networking, the T5

enables fabric consolidation by simultaneously supporting TCP/IP and UDP/IP

socket applications, RDMA applications and SCSI applications at wire speed,

thereby allowing InfiniBand and FibreChannel applications to run unmodified and

concurrently over standard Ethernet.  This will result in tremendous savings in

the data center by avoiding the need for InfiniBand or FibreChannel adapters,

cabling, switches and gateways.  The API used for the complete software suite

(Linux, Windows and FBSD) in current T4 installations is the same for the T5

chip and upcoming 100Gb capable versions, leveraging all the software

investment made in T4 deployments.

T5 establishes a new milestone for SAN performance, finally moving past FC

performance.  With T5, true 40Gb SAN throughput, more than 3x the latest FC

speeds, is now enabled via offloaded iSCSI without waiting for specialized FCoE

switches.  T5 is further expected to improve storage IO performance from the

current record of 2.1M IOPS held by the T4 silicon.

T5 also establishes a new milestone for Ethernet clustering performance.  While

recent comparisons of IB-FDR and T4 iWARP RDMA show the two at parity (LAMMPS,

LS-DYNA, HPL and WRF on iWARP vs InfiniBand FDR)

(http://www.chelsio.com/wp-content/uploads/2011/05/Chelsio-LAMMPS-LS-DYNA-WRF-on

iWARP-v1.pdf ) with half the latency and 4x the bandwidth of T4, T5 is expected

to exceed IB-FDR performance.  Thanks to the reliability provided by hardware

offloaded TCP/IP, the benefits of T5 RDMA include eliminating the scalability

and cabling and noise issues associated with IB-FDR.

With a specific design focus on low latency and small packet processing

performance, T5 also enables a new performance milestone for high frequency

trading and other latency sensitive applications.

Given the high integration of T5, the ability to concurrently run all the

different protocols at industry leading performance levels, and the rich

feature set that addresses all of Ethernet's market segments, this silicon

enables OEMs to converge on a single vendor for all their connectivity needs.

The market for 40Gb Ethernet is expected to ramp quickly.  Crehan Research

(http://www.crehanresearch.com/ ) forecasts 40Gb Ethernet server adapters and

LOMs will exceed $600 million by 2017.

"The Terminator 5 ASIC is an important evolutionary step for Chelsio, bringing

all the offload, virtualization, and switching capabilities of the existing T4

chip to 40Gbps performance levels," said Bob Wheeler, senior analyst at The

Linley Group (https://www.linleygroup.com/index.php ).  "The arrival of the T5

should accelerate the convergence of networking, storage, and clustering around

40G Ethernet."

T5 Architectural Features

The T5 ASIC is built around a highly scalable and programmable

protocol-processing engine.  Much of the processing of the offloaded protocols

is implemented in microcode running on a proprietary pipelined data-flow

engine.  The pipeline supports cut-through operation for both transmit and

receive paths for minimum latency, and the transport processor is designed for

wire-speed operation at small packet sizes, regardless of the number of TCP

connections.

Some key features of the T5:

    -- PCI Express v3.0 x8 host interface

    -- 2xDDR-3 memory interfaces

    -- 4x100M/1G/10G or 2x40G Ethernet ports

    -- Designed for very low latency, high bandwidth and high packet processing

       rate

    -- NIC/TOE/iWARP RDMA/iSCSI/FCoE/NAT offload

    -- TOE/iWARP RDMA/iSCSI/FCoE port to port, and adapter to adapter failover

    -- SR-IOV 8PF/128VF + VEPA/VEB 802.1Qbg/h offload virtualization

    -- Integrated OpenFlow ready virtual Ethernet switch

    -- T10-DIF/DIX protection support for both FCoE and iSCSI

Availability and Pricing

The T5 is designed in 45nm SOI CMOS process technology and packaged in a

31x31mm, 899-pin FCBGA.  Customer samples are available in Q1 and volume

quantities in Q2.  Driver development and reference design kits are available

now.

About Chelsio Communications

Chelsio is a leading technology company focused on solving high performance

networking and storage challenges for virtualized enterprise data centers,

cloud service installations, and cluster computing environments.  With its

fifth generation protocol acceleration technology, Chelsio is enabling hardware

and software solutions including Unified Wire Ethernet network adapter cards,

unified storage software, high performance storage gateways, unified management

software, bypass cards, and other solutions focused on specialized

applications.  Visit the company at http://www.chelsio.com.

SOURCE  Chelsio Communications, Inc.

CONTACT: Tim Helms, Chelsio Communications, +1-408-962-3677

本プレスリリースは発表元が入力した原稿をそのまま掲載しております。また、プレスリリースへのお問い合わせは発表元に直接お願いいたします。

このプレスリリースには、報道機関向けの情報があります。

プレス会員登録を行うと、広報担当者の連絡先や、イベント・記者会見の情報など、報道機関だけに公開する情報が閲覧できるようになります。

プレスリリース受信に関するご案内

SNSでも最新のプレスリリース情報をいち早く配信中