ファラデー社がUMC 40LPプロセス上でUrLib+（R）アドオン・ライブラリーのサポートを発表

AsiaNet 68481

【新竹（台湾）2017年5月16日PR Newswire】ターンキーASIC設計サービスとIPの大手プロバイダーであるファラデーテクノロジー社（Faraday Technology Corporation）（TWSE: 3035）は16日、UMC 40LPプロセス・テクノロジー上でサード―パーティー・ライブラリーをサポートするの最新UrLib+（R）（http://www.faraday-tech.com/html/Product/IPProduct/LibraryMemoryCompiler/UrLib.htm ）アドオン・ライブラリーのサポートを発表しました。UrLib+は、最適化されたPPA（Power/Performance/Area）、歩留まり制御、クロックツリー・ノイズ削減機能、強固なESD保護回路、従来の物理ライブラリーよりも低いECOコスト等を実現するオプションのセルセットを備えるライブラリー・パッケージです。

24年間にわたるファラデー社のライブラリー開発とASIC開発の経験を活用することによって、UrLib+はUMC 40LPプロセス上で既存のサードパーティー・ライブラリーと完全に一体化し、効率的な配線と量産時の歩留まりの向上に寄与します。UrLib+の使用によりCPUは、クロックツリーにおける電力を約43%、全体の消費電力で15%それぞれ削減することが可能となります。配線効率改善により、UrLib+はシステムアーキテクチャーおよびセルマッピング・フローに応じて、チップサイズを4%－11%削減することを可能とします。ファラデー社は、UrLib+ソリューションを40LPのみでなく、その他のサードパーティー・ライブラリーないしはプロセスノード向けのポーティング・サービスも提供することが可能です。

ファラデー社のスティーブ・ワン社長は「ライブラリー設計はIC設計の基礎です。ファラデー社はASIC製品の多様化に促され、ライブラリー設計に関する独自のアイデアと経験を有しています。UMCの高度プロセスで、当社はライブラリーの向上を常に実現することを長年の目標としてきました。われわれは、UrLib+がICデザインハウス、ファウンドリーおよびサードパーティー・ベンダーにとって相互に利益をもたらすソリューションであると確信しています。」と語りました。

ファラデー社の御紹介

ファラデーテクノロジー(TWSE: 3035)は先進のファブレスASICおよびシリコンIPのプロバイダーです。当社の幅広いIPポートフォリオにはI/O、セル・ライブラリ、メモリ・コンパイラ、ARM互換CPU、DDR2/3/4、LPDDR1/2/3（ローパワー)、MIPI、V-by-One、USB 2.0/3.1 Gen 1、10/100/1000イーサネット、シリアルATA、PCI Express及びプログラマブルSerDesなどが含まれます。台湾に本社を置くファラデーは、米国、日本、ヨーロッパと中国を含む世界にサービスおよび技術サポートの事務所を持っています。詳細は下記WEBサイトにアクセスをお願いします。

www.faraday-tech.com

（日本語リリース：クライアント提供）

Faraday Introduces UrLib+(R) Add-on Library on UMC 40LP Process

PR68481

HSINCHU, Taiwan, May 16, 2017 /PRNewswire=KYODO JBN/ --

Faraday Technology Corporation (TWSE: 3035), a leading ASIC design service and

IP provider, today introduced its new UrLib+(R) (

http://www.faraday-tech.com/html/Product/IPProduct/LibraryMemoryCompiler/UrLib.htm)

add-on library for the third-party library on UMC 40LP process technology.

UrLib+ is a library package, featuring extra sets of cells for optimized PPA

(Power/Performance/Area), yield controllability, clock tree noise reduction,

robust ESD protection, and lower ECO cost over the traditional physical

libraries.

By utilizing Faraday's 24-year experiences in library development and ASIC

implementation, UrLib+ can be seamlessly integrated with the existing

third-party library on UMC 40LP process to improve the routing results and

yield for mass production. With UrLib+ supported, the CPU core can save around

43% of clock tree power and up to 15% of total power. For the routability

efficiency, UrLib+ can shrink the die size from 4% to 11% depending on the

design architecture and cell mapping flow. UrLib+ solution is not only

dedicated for 40LP, Faraday also supports UrLib+ porting service for other

third-party libraries or technology platforms.

"Library design is the foundation of IC design. Driven by ASIC product

diversification, Faraday always has unique ideas and practices in library

design," said Steve Wang, President of Faraday. "In the UMC's advanced

processes, the continuous realization of the library improvements is our

persistent goal. We believe UrLib+ is a win-win-win solution for IC design

house, fab, and third-party library vendor."

About Faraday Technology Corporation

Faraday Technology Corporation (TWSE: 3035) is a leading ASIC design service

and IP provider. The broad silicon IP portfolio includes I/O, Cell Library,

Memory Compiler, ARM-compliant CPUs, DDR2/3/4, low-power DDR1/2/3, MIPI,

V-by-One, USB 2.0/3.1 Gen 1, 10/100/1000 Ethernet, Serial ATA, PCI Express, and

programmable SerDes, etc. Headquartered in Taiwan, Faraday has service and

support offices around the world, including the U.S., Japan, Europe, and China.

For more information, visit www.faraday-tech.com or follow Faraday on LinkedIn

(https://www.linkedin.com/company/faraday).

SOURCE Faraday Technology Corporation