Efinix® Trion® FPGA(T20) に1ステージ化RISC-Vプロセッサを実装 - 株式会社ウーノラボ

ウーノラボ

2021/12/2 11:11

2021年12月2日

株式会社ウーノラボ(東京都渋谷区、代表取締役:福島 眞粧美)は、非パイプライン構造の1ステージ化RISC-Vプロセッサ(RV32IM適用)の開発を行なっております。

1ステージ化プロセッサの動作は、特許技術により1命令サイクルを1ステージ化し1クロックで処理することを特長とするものです。

分岐や割り込み処理が完了すると、次のクロックで元のプログラムに復帰するため、パイプライン処理のように読み込み済みのプログラムの破棄や再読み込みによる遅延が発生せず、エネルギー効率の高い動作を実現します。

 

この度ウーノラボは、低消費電力IoT機器に最適なエフィニックス Efinix® Trion® FPGA(T20、SMIC 40nm)に1ステージ化RISC-Vプロセッサを実装し、高効率動作を実証しました。

エフィニックス (Efinix) | Trion FPGA (efinixinc.com)

 

【Dhrystone ベンチマークテスト(version 2.2) 512,000回実行における測定結果】

 

・動作周波数:25MHz

・DMIPS/MHz:1.41

・実行時間(秒):8.30

・A. 実行時電力(W):0.297

・B. 待機時電力(W):0.252

・A-B(W):0.045

・消費電力量(J):(A−B)× 実行時間 = 0.3735

 

※上記はEfinix®Jade SoC と同等の回路規模での測定結果

※回路規模の削減により、T4・T8への実装も可能

 

今後は、より高性能かつ低消費電力の Efinix® Titanium® FPGA(Ti60、TSMC 16nm)への実装およびベンチマークの実施を予定しております。

また、ASICやFPGAへ実装可能な、IPコアとしてのリリースに向けた準備を進めております。

エフィニックス (Efinix) | Titanium FPGA (efinixinc.com)

 

 

本プレスリリースは発表元が入力した原稿をそのまま掲載しております。また、プレスリリースへのお問い合わせは発表元に直接お願いいたします。

プレスリリース添付画像

このプレスリリースには、報道機関向けの情報があります。

プレス会員登録を行うと、広報担当者の連絡先や、イベント・記者会見の情報など、報道機関だけに公開する情報が閲覧できるようになります。

プレスリリース受信に関するご案内

このプレスリリースを配信した企業・団体

  • ※購読している企業の確認や削除はWebプッシュ通知設定画面で行なってください
  • SNSでも最新のプレスリリース情報をいち早く配信中