３D NANDフラッシュメモリの電荷移動を抑制、エラー４０％削減とデータ保持寿命の２．８倍増加に成功

2017/12/6 16:19

2017年12月6日

中央大学

３D NANDフラッシュメモリの垂直方向の電荷移動を抑制することで、

メモリエラー４０％削減とデータ保持寿命の２．８倍増加に成功

　中央大学理工学部教授竹内健のグループは、大容量で低コストな３D（３次元）NANDフラッシュメモリにおける垂直方向の電荷の移動がメモリセルの信頼性を劣化させることを明らかにしました。そして電荷移動を抑制する手法“VTH Nearing”を開発することにより、データ保持中のメモリのエラーを40%削減し、メモリがデータを保持できる時間を2.8倍に増加させることに成功しました。本成果は、隣接するメモリセルのしきい値電圧（VTH）の間隔を近づけるようにSSDコントローラで変調を掛けることで、垂直方向の電界が低減し電荷移動が抑制されることにより可能となりました。

　現在、フラッシュメモリは主にスマートフォンやタブレットなどに使われています。２次元のフラッシュメモリが微細化の限界を迎える中、垂直方向にメモリセルを積層する３次元化によって更なるメモリの大容量化が期待されています。本技術は３D NANDフラッシュメモリに固有の信頼性の問題を解決するもので、３D NANDフラッシュメモリの今後の更なる大容量化を可能にし、大容量のメモリを必要とするクラウドデータセンタの記憶媒体としての使用が期待できます。

　本研究は、JSTの委託事業である戦略的創造研究推進事業チーム型研究（ＣＲＥＳＴ）の研究領域「素材・デバイス・システム融合による革新的ナノエレクトロニクスの創成」の研究題目「デジタルデータの長期保管を実現する高信頼メモリシステム」において実施されたものです。

　本研究成果は、２０１7年１２月２日から６日にサンフランシスコで開催された「IEEE International Electron Devices Meeting（IEDM）」で発表されました。

本プレスリリースは発表元が入力した原稿をそのまま掲載しております。また、プレスリリースへのお問い合わせは発表元に直接お願いいたします。

プレスリリース原文(PDF)